新式碳纳米管微处理器制作工艺与硅芯片相同有望在五年内上市

据美国麻省理工学院（MIT）官网近来报导，该校研讨人员用碳纳米管晶体操控作出一款新式微处理器。该微处理器被广泛以为是比传统硅处理器更快速、更绿色的替代品。

布景

晶体管，是人类现代前史中最巨大的发明之一。现代电子设备例如电脑、智能手机、智能硬件等，都离不开晶体管。在集成电路技能呈如今后，很多的晶体管可被封装在一片指甲盖巨细的芯片内。这种晶体管由源极、漏极和坐落它们之间的栅极所组成，电流从源极流入漏极，栅极则起到操控电流开关的效果。

各种类型的晶体管（图片来历: 维基百科）

闻名的摩尔定律指出：“当价格不变时，集成电路上可包容的晶体管数目，约每隔18个月便会添加一倍，功用也将提高一倍。”正如摩尔定律所猜测的，现在晶体管的尺度在不断缩小，单颗芯片上集成的晶体管数量在不断添加，能够展开越来越杂乱的运算。

摩尔定律-集成电路芯片上晶体管数量（1976-2016）（图片来历：维基百科）

可是近年来，摩尔定律正在面对严峻应战。传统的晶体管首要都是由硅资料制成的。关于硅晶体管来说，7纳米可谓物理极限。一旦硅晶体管的尺度低于这个数字，由于“量子地道效应”，电子将不再受制于欧姆定律，穿越了原本无法穿越的势垒。这样会引起集成电路的漏电现象，让晶体管变得不再牢靠。

为了处理上述问题，让摩尔定律持续勃发生机与生机，产业界与科学界的有识之士们开端活跃寻觅新资料，这些资料的方针便是替代硅，出产出尺度更小、功用更佳、功耗更低的新一代晶体管。

例如，笔者从前介绍过美国劳伦斯伯克利国家实验室使用纳米碳管与二硫化钼研制出全球最小的晶体管，其晶体操控程仅为1纳米。

二硫化钼与1纳米碳纳米栅极组成的晶体管示意图 （来历: Sujay Desai/加州大学伯克利分校）

又例如，加拿大麦吉尔大学和蒙特利尔大学的研讨标明，黑磷有望成为晶体管的一种十分好的候选资料。此外，其他的二维资料，例如石墨烯、六方氮化硼、二硒化钨等都能够用于打造新式晶体管。

其间，十分值得重视的资料之一便是碳纳米管（CNTs）。从形状上说，它首要是由呈六边形摆放的碳原子构成数层到数十层的同轴圆管。碳纳米管作为一维纳米资料，重量轻，六边形结构衔接完美，具有许多杰出的力学、电学和化学功用。

（图片来历：Michael Str ck / Wikimedia Commons）

制作碳纳米管场效应晶体管（CNFET）已成为打造新一代核算机的首要方针之一。研讨标明，CNFETs 具有十倍于硅的能量功率，以及更快的运转速度。可是大规模出产时，这些晶体管一般会具有许多影响功用的缺点，显得不切实际。

立异

近来，美国麻省理工学院（MIT）的研讨人员在花费数年时刻应对规划与制作方面的应战之后，用碳纳米管晶体操控作出一款新式微处理器。该微处理器被广泛以为是比传统硅处理器更快速、更绿色的替代品。

由碳纳米管场效应晶体操控成的新式微处理器的显微图画。（图片来历：Felice Frankel）

8月28日，研讨人员在《天然（Nature）》期刊上宣布的论文中描绘了这一微处理器。它选用传统的硅芯片制作工艺制作，代表了朝着制作愈加有用的碳纳米管微处理器迈出了重要一步。

技能

MIT 的研讨人员选用传统硅芯片铸造厂的工艺流程，发明晰新技能，极大地约束了缺点，并完成了 CNFETs 制作过程中的全功用操控。他们展现了一款具有14000个 CNFETs 的16位微处理器，它能够履行与商用微处理器相同的使命。《天然》期刊上的相关论文描绘了微处理器的规划，包含70多页的具体制作办法。

由碳纳米管场效应晶体操控成的新式微处理器。（图片来历于研讨人员）

该微处理器根据 RISC-V 开源芯片架构，该架构具有一组微处理器能够履行的指令。研讨人员规划的微处理器能够精确地履行悉数指令集，也履行了修改版的经典“Hello, World!（你好，国际！）”程序，打印出：“Hello, World! I am RV16XNano, made from CNTs.（你好，国际！我是 RV16XNano，由碳纳米操控成。）”。

电气工程与核算科学（EECS）系助理教授、微体系技能实验室成员、论文合著者 Max M. Shulaker 表明：“迄今为止，这是由新式纳米技能制作出的最先进的芯片，它有望完成高功用且高能效的核算。硅具有限制性。所以，假如咱们想要在核算范畴持续获得发展，碳纳米管是最有期望战胜这些限制的办法之一。研讨论文完全改造了咱们用碳纳米操控造芯片的办法。”

除去 CNFETs 的‘祸源’

这款微处理器是 Shulaker 及其他研讨人员在6年前规划的一个迭代版别基础上开发的，其时的版别只要178个 CNFETs，并只能在单比特数据上运转。从那时起，Shulaker 和他在麻省理工学院的搭档们就开端应对碳纳米管微处理器制作过程中的三个共同的应战：资料缺点、制作缺点和功用问题。Gage Hills 担任大部分的处理器规划作业，而 Christian Lau 则担任大部分的制作作业。

Shulaker 表明，多年来，碳纳米管的固有缺点一直是这个范畴的“祸源”。抱负情况下，CNFETs 需求半导体特性来翻开或许封闭其导电性，别离与比特位是1或0相对应。但不可防止的是，一小部分的碳纳米管将会具有金属性，然后减缓或许阻挠晶体管的开关。为了防止这些失利，先进的电路将需求纯度达99.999999%的碳纳米管，而这在如今几乎是不或许出产出来的。

研讨人员提出了一项称为 DREAM（“designing resiliency against metallic CNTs”的缩写，即规划对立金属性的碳纳米管）的技能。这项技能以一种办法放置金属性的 CNFETs，使之不会搅扰核算。在这个过程中，他们将严厉的纯度要求放宽了四个数量级，或许说1万倍，这意味着他们只需求纯度达99.99%的碳纳米管，而现在这是能够制备出来的。

基本上，规划电路需求一个由衔接到晶体管上不同的逻辑门组成的库，而这些逻辑门能够组合到一同，就像将字母拼接成单词相同发明加法器和乘法器。研讨人员发现，金属碳纳米管关于这些逻辑门的不同组合的影响是不同的。例如，逻辑门A中的单个金属碳纳米管，或许会损坏逻辑门A与逻辑门B之间的衔接。可是逻辑门B中的几个金属碳纳米管却不会影响它们的衔接。

在芯片规划中，有许多办法能够在电路上完成代码。研讨人员进行了模仿，以找到一切不同的逻辑门组合，它们关于任何金属碳纳米管来说或许是“鲁棒性的”或许是“非鲁棒性的”。然后，他们定制了一个芯片规划程序，主动寻觅最不或许遭到金属碳纳米管影响的组合。当规划一个新式芯片时，程序将只使用“鲁棒”的组合，并疏忽有缝隙的组合。

Shulaker 表明：“‘DREAM’这个双关语十分有含义，由于它是咱们朝思暮想的处理方案。这个办法使得咱们能够购买现成的碳纳米管，将它们放到晶圆上，像往常相同去结构咱们的电路，不需求做其他任何特别的工作。”

剥离与调优

CNFET 制作始于在溶液中将碳纳米管堆积到具有预先规划好的晶体管结构的晶圆上。但是，一些碳纳米管会不可防止地随机粘在一同，形成大束，就像意大利面串成小球相同，在芯片上形成了大颗粒污染物。

为了铲除这种污染物，研讨人员发明晰 RINSE （removal of incubated nanotubes through selective exfoliation，用选择性剥离的办法去除孵化的纳米管）技能。晶圆会经过一种促进碳纳米管粘合的试剂进行预处理。然后，晶圆被涂上某种聚合物，并浸入一种特别的溶剂中。这样一来能够冲走聚合物，而这些聚合物只能将带走大束的碳纳米管，而单个碳纳米管仍会粘附在晶圆上。与其他相似办法比较，该技能可使芯片上的颗粒密度下降约250倍。

最终，研讨人员处理了 CNFET 常见的功用性问题。二进制核算需求两种类型的晶体管：“N”型晶体管，翻开代表比特位为1，封闭代表比特位为0；“P”型晶体管则相反。传统含义上说，用碳纳米操控造这两种类型的晶体管是极具应战性的使命，由于一般会发生功用各异的晶体管。为了处理这个问题，研讨人员开宣布一项称为 MIXED（metal interface engineering crossed with electrostatic doping，与静电掺杂穿插的金属界面工程）的技能，它能精确地调整晶体管的功用和优化。

在这项技能中，他们把某些金属（铂或钛）附着在每个晶体管上，这样就能够将晶体管固定为P或许N。然后，他们经过原子层堆积法将 CNFET 涂覆到某种氧化物化合物上，然后调整晶体管的特性，以满意特定使用的需求。例如，服务器一般需求运转速度快但耗电多的晶体管。从另一方面来说，可穿戴设备和医疗植入物或许需求速度较慢、功耗较低的晶体管。

未来

他们的首要方针是将该芯片面向实际国际。为完成该意图，研讨人员现在现已开端经过支撑这项研讨的美国国防部高级研讨方案局的一个项目，将他们的制作技能使用到一家硅芯片铸造厂中。尽管现在还没有人能断语，完全由碳纳米操控成的芯片何时将会上市。但 Shulaker 表明：“它或许在五年内得以完成。咱们以为这不再是一个能否完成的问题，而仅仅何时完成的问题。

关键字

碳纳米管、芯片、处理器、晶体管

参考资料

【1】Gage Hills et al. Modern microprocessor built from complementary carbon nanotube transistors, Nature (2019). DOI: 10.1038/s41586-019-1493-8

【2】http://news.mit.edu/2019/carbon-nanotubes-microprocessor-0828